跳到正文
//
rhanqtl's blog
系列文章
博文
作品集
关于我
A−
A
A+
◐
COLLECTION
Verilog
第 00 章：前言
介绍本系列的内容和目标
第 0x 节：RTL elaboration 和逻辑综合
如题
将 SV/RTL 方言降级为 VM 方言
如题